PAM4 ビットエラーレートテスタ BERT1102 シリーズ PXI
NRZおよびPAM4対応 PPG ・ビートエラーテスタ BERT1102 PXI
プログラマブル ディエンファシスおよびCTLEプロセッサ
プログラマブルな7タップPPG Txディエンファシスとエラー検出器レシーバ連続時間線形イコライザ(CTLE)により、有限の同軸ケーブル相互接続損失を補償することができます。
シングルプラットフォーム試験
すべてのDUTの特性評価を1つのプラットフォームで行うことができ(光および電気テストはPXIeに統合可能)、装置間でケーブルやパッチコードを切り替える時間を短縮できます。
内蔵型クロックリカバリ
各エラー検出チャネルは、独立した同時のロック&データリカバリ(CDR)を備えています。このため、BERTテストは多用途で使いやすい測定器となっています。クロックリカバリのハードウェアを追加する必要はありません。
CohesionUIによる簡単な制御
使いやすいCohesionUIグラフィカル・ユーザ・インターフェイスにより、時間を節約し、複雑さを軽減します。シングルパネルのインターフェースからすべてのチャンネルと機能を制御します(システム内の他のすべての Quantifi Photonics モジュールも同じ直感的なインターフェースから制御します)。
内蔵クロックシンセサイザ
PPGの一部として内蔵クロックシンセサイザが内部で提供され、さらなる利便性と手間のかからない運用を実現します。外部クロックジェネレータは不要です。
PXIにおける極めて高いチャンネル密度
2スロットのPXIeモジュールあたり最大8チャネルで、1つのPXIeメインフレームあたり最大64の同期した29 GBaudチャネル(チャネルあたりNRZまたはPAM4のいずれか)に対応します。
アプリケーション事例
- チャネルあたり最大29 GBaudの光/電気トランシーバ用マルチチャネルBERテスタ
- アクティブ光ケーブル試験
- 高速SerDes、クロック・データ・リカバリ、レーザ・ドライバのテストと特性評価
- 汎用29GBaudパルスパターン・ジェネレータ (NRZおよびPAM4)
- PXIeプラットフォームの豊富なサポートモジュールを活用し、1つのPXIeプラットフォームで他のあらゆるタイプの光および電気試験を行う、製造用の自動試験。
仕様
ビットエラーレートテスタ NRZ PPG BER1100シリーズ 仕様書
General Specifications | PXI |
---|---|
Bus connection | PXIe |
Slot count | 2 |
Dimensions (HxWxD) | 130 x 40 x 215 mm |
Weight | ~ 1 kg |
Operating temperature range | 5 °C to 45 °C |
Storage temperature range | -40 °C to 70 °C |
Pulse Pattern Generator | 1102 |
---|---|
Number of channels | 4 or 8 |
RF output | AC-coupled differential |
RF connector | 2.92mm breakout cable |
Impedance | 100 ohms between differential outputs |
Data coding | NRZ and PAM4 |
Data rate (Gbps, NRZ format) | 1.25, 2.5, 3.125, 4.25, 5.1562, 6.25, 7.5, 8.5, 9.83040, 9.95328, 10.13760, 10.3125, 10.709, 10.755, 10.9365, 11.049, 12.16512, 12.5, 14.025, 15, 20.2125, 20.625, 20.9375, 21.875, 24.33024, 25, 25.78125, 26.31453453, 26.5625, 28.125 |
Symbol rate (Gbaud, PAM4 format) | 7.5, 8.5, 9.8304, 9.95328, 10.1376, 10.3125, 10.709, 10.755, 10.9365, 11.049, 12.16512, 12.5, 14.025, 15, 16.25, 16.875, 20.625, 20.9375, 21.25, 21.875, 23.125, 23.28125, 25, 25.78125, 26.31453453, 26.5625, 28.125 |
Data rate (Gbps, PAM4 format) | 15.00, 17.00, 19.6608, 19.90656, 20.2752, 20.6250, 21.4180, 21.51, 21.8730, 22.0980, 24.33024, 25.00, 28.05, 30.00, 32.5, 33.75, 41.25, 41.875, 42.50, 43.75, 46.25, 46.5625, 50.00, 51.5625, 52.62906905, 53.125, 56.250 |
PRBS and other data patterns | AM4: PRBS7Q/9Q/11Q/13Q/15Q/23Q/ 31Q/58Q And inverted patterns, Square Wave, Transmitter test patterns JP03B, SSPRQ, LIN and CJT patterns |
Output amplitude (mV differential) | Adjustable 600 to 1000 mV |
Output amplitude steps (mV differential) | 100 |
Rise/fall time (20% to 80%) | TBD |
Intrinsic jitter | TBD |
Crossing point adjustment | None |
Programmable de-emphasis | 7 tap, programmable pre and post-cursor |
Polarity inversion | Yes |
Error Detector | 1102 |
---|---|
Number of channels | 4 or 8 |
RF input | AC-coupled differentia |
Impedance | 100 ohms between differential outputs |
Data rate (Gbps, NRZ format) | 1.25, 2.5, 3.125, 4.25, 5.1562, 6.25, 7.5 8.5, 9.83040, 9.95328, 10.13760, 10.3125 10.709, 10.755, 10.9365, 11.049, 12.16512 12.5, 14.025, 15, 20.2125, 20.625 20.9375, 21.875, 24.33024, 25, 25.78125, 26.31453453, 26.5625, 28.125Gbps |
Symbol rate | 7.5, 8.5, 9.8304, 9.95328, 10.1376, 10.3125, 10.709, 10.755, 10.9365, 11.049, 12.16512, 12.5, 14.025, 15, 16.25, 16.875, 20.625, 20.9375, 21.25, 21.875, 23.125, 23.28125, 25, 25.78125, 26.31453453, 26.5625, 28.125 |
Data rate (Gbps, PAM4 format) | 15.00, 17.00, 19.6608, 19.90656, 20.2752, 20.6250, 21.4180, 21.51, 21.8730, 22.0980, 24.33024, 25.00, 28.05, 30.00, 32.5, 33.75, 41.25, 41.875, 42.50, 43.75, 46.25, 46.5625, 50.00, 51.5625, 52.62906905, 53.125, 56.250 |
PRBS patterns | NRZ: PRBS7/9/11/13/15/23/31/58 PAM4: PRBS7Q/9Q/11Q/13Q/15Q/23Q/ 31Q/58Q |
Sensitivity | 100 mV peak-peak differential |
Max operational input | 1200 mV peak-peak differential |
Clock source | Independent CDR on each input channel |
Polarity inversion | Yes |
Equalizer | Feed forward equalizer with 3 taps pre-cursor, main cursor and 6 taps post-cursors 1 tap PAM4 DFE PM4 1+D decoder filter to cancel 1/(1+D) pattern generator DFE encoder Optional PAM4 reflection canceler to reduce group delay effects PAM4 Level Dependent Equalizer (LEDQ) to equalize the two inner level of the PAM4 eye |
Eye contours | 3D Eye Monitor on each input to allow advanced measurements such as BER contours and eye parameters. Supported for rate > 1.25Gbps. |
Divided Clock Output | 1102 |
---|---|
Rf output | Single-ended SMA |
Rf output | 50 ohms (AC coupled) |
Frequency | 1/2, 1/4, 1/8, or 1/18 of the clock rate |
Intrinsic jitter | TBD |
Output amplitude | 700 mV (typical) |
Selectable clock divider | Divide by 2,4,8 or 16 |
Clock and Data Recovery | 1102 |
---|---|
Data rate (NRZ format) | 1.25 to 28.125 Gbaud (1.25 Gbps to 29 Gbps) |
Data rate (PAM4 format) | 15 to 28.125 Gbaud (30 Gbps to 56.25 Gbps) |
Loop bandwidth | TBD (target: FC/1667 default, tunable 1 to 23 MHz) |
CDR output | No |
Breakout Cables | 1102 |
---|---|
Length | 30 or 60 cm |
Connectors | 2.92 mm, Male |
Skew | < 2 ps skew match |
✕